775 microns freinent chaque puce mémoire IA de Nvidia

Deux fournisseurs, une limite physique commune

Chaque pile de mémoire à haute bande passante vendue aujourd'hui se heurte au même mur physique, et lors de Hot Chips 2026, les deux entreprises qui en fabriquent la quasi-totalité ont reconnu ne pas l'avoir franchi, seulement contourné différemment. La limite est de 775 microns, l'épaisseur standard d'une plaquette logique de 300 millimètres, et elle plafonne la hauteur physique possible d'une pile HBM: chaque couche supplémentaire de DRAM doit provenir de puces plus fines et d'espaces plus étroits entre elles, pas d'un ajout de silicium.

SK Hynix, le fournisseur historique derrière les accélérateurs actuels et de prochaine génération de Nvidia, et Samsung, son plus proche rival, ont profité de la même conférence d'août pour révéler comment ils comptent continuer à faire progresser la bande passante HBM une fois que les ajustements progressifs cesseront de fonctionner contre cette limite. Leurs réponses vont dans des directions opposées, et le choix de chacun en dit autant sur sa tolérance au risque que sur la physique elle-même.

SK Hynix joue la carte sûre jusqu'à Rubin

SK Hynix, le fournisseur autour duquel les accélérateurs de la génération Rubin de Nvidia sont déjà construits, a annoncé lors de Hot Chips 2026 que le hybrid bonding, la technique d'assemblage attendue par l'industrie depuis des années, ne sera pas prête pour la prochaine génération de mémoire, HBM4E, et arrivera au plus tôt avec HBM5. En attendant, l'entreprise prolonge sa méthode d'assemblage MR-MUF actuelle, déjà utilisée sur ses piles HBM3E à 16 couches, sur tout le cycle Rubin plutôt que de risquer un changement vers un procédé non éprouvé en pleine montée en puissance.

Les chiffres montrent pourquoi cette mise à niveau comptera à son arrivée: le hybrid bonding supprime les micro-billes qui séparent aujourd'hui les puces empilées, permet aux puces centrales d'être jusqu'à 24 pour cent plus épaisses à 20 couches et réduit la résistance thermique d'environ 35 pour cent par rapport au MR-MUF à cette hauteur. Le HBM4 actuel, encore assemblé à l'ancienne méthode, intègre plus de 20 000 connexions traversantes en silicium et 16 148 micro-billes de base sur une empreinte de 12,8 sur 11 millimètres, avec un objectif de bande passante supérieur à 2 téraoctets par seconde et une capacité de 48 gigaoctets. Chaque génération a presque doublé la bande passante maximale de la précédente:

Samsung contourne directement l'interposeur

Samsung a fait le pari inverse lors de la même conférence: plutôt que d'améliorer la façon dont les puces de mémoire empilées sont assemblées, l'entreprise a présenté zHBM, une architecture qui empile la mémoire directement au-dessus de la puce de calcul et supprime l'interposeur 2,5D qui séparait physiquement les deux composants depuis dix ans. Samsung affirme que cette conception réduit la consommation d'entrée/sortie en supprimant les circuits SerDes et la surcharge d'alignement des données qu'une puce doit normalement gérer pour communiquer via un interposeur.

Les chiffres propres de l'entreprise revendiquent 70 pour cent d'efficacité énergétique en plus et 230 pour cent de bande passante DRAM en plus par rapport à une pile HBM4E standard, libérant environ 8,3 pour cent de puissance supplémentaire pour la puce de calcul elle-même; dans une configuration, quatre piles zHBM associées à un GPU de 1 200 watts économisent environ 100 watts. Samsung associe cette idée à une puce de base HBM personnalisée, appelée cHBM, qui ajoute des fonctions logiques proches d'un SoC via un procédé logique avancé plutôt que les circuits passifs de données et de test d'une puce de base HBM standard, avec un Heat Path Block couvrant la moitié de la zone PHY pour réduire la température de pointe de plus de 35 pour cent.

Ce que les plans de capacité IA pluriannuels devraient intégrer

Les acheteurs qui signent des engagements de capacité IA pluriannuels parient en réalité sur la feuille de route de SK Hynix, qu'ils en aient conscience ou non, car la génération Rubin de Nvidia, le matériel sur lequel tourneront la plupart des grands déploiements IA jusqu'en 2027 et 2028, est construite autour de la méthode d'assemblage que SK Hynix vient de confirmer inchangée. Ce n'est pas une pénurie temporaire qui se résoudra avec la mise en service d'une nouvelle usine; c'est une limite connue et liée à la physique que le leader du marché a choisi de contourner plutôt que de résoudre pour au moins un cycle de produit supplémentaire.

Le zHBM de Samsung est la véritable inconnue de ce plan. S'il tient ses promesses à l'échelle revendiquée par Samsung, il n'ajouterait pas seulement de l'offre, il redistribuerait aussi le pouvoir sur les prix et les allocations pour la génération suivant Rubin, puisqu'il contourne exactement le goulot d'étranglement que SK Hynix continue de gérer sans le résoudre. Un acheteur qui évalue la diversification de ses fournisseurs pour la capacité 2027-2028 a donc une raison concrète de considérer la feuille de route de Samsung comme plus qu'une simple couverture contre la part de marché de SK Hynix; c'est un pari sur une solution vraiment différente au même plafond.

À lire ensuite: Une chute de 14 pour cent n'allégera pas votre facture  |  Samsung dépasse Nvidia sur le bénéfice