Was TSMC baut

Am 12. Juli 2026 kündigte TSMC an, drei weitere Advanced-Packaging-Werke im Chiayi Science Park im Süden Taiwans zu errichten, auf einem Gelände von rund 90 Hektar. Es ist die Phase II eines Komplexes, dessen erste zwei Packaging-Werke erst einen Monat zuvor, im Juni 2026, in die Serienfertigung gingen.

Der Vollausbau zielt auf mehr als NT$300 Milliarden jährlichen Produktionswert, etwa US$9,35 Milliarden oder rund EUR 8,6 Milliarden. Das sind keine Wafer-Werke, die Transistoren ätzen. Es sind Packaging-Linien, die fertige Chips und schnellen Speicher auf ein einziges Substrat verbinden, der Schritt der CoWoS-Klasse, der aus Silizium einen KI-Beschleuniger macht.

Ein Detail trägt das meiste Gewicht. Das Kapital wird in Taiwan verbaut, in Chiayi, und nicht in Arizona. TSMC erweitert genau den Teil der Lieferkette, der physisch knapp war, und tut es zu Hause.

Warum Packaging der eigentliche Engpass ist

Advanced Packaging, nicht der modernste Wafer, ist inzwischen die harte physische Grenze für die Versorgung mit KI-Beschleunigern. Zwei Jahre lang nahm der Markt an, das Knappe sei der 3-Nanometer-Transistor. Das war es nicht. Die Wafer waren da; was nicht mithalten konnte, war das CoWoS-Packaging, das diese Wafer mit den Speicherstapeln verbindet, und dieser Mangel drosselte die GPU-Auslieferungen durch 2025 und bis in das Jahr 2026.

Packaging-Kapazität lässt sich nicht per Firmware-Update herbeizaubern. Sie braucht Reinräume, Bonder und Substratzulieferung, deren Aufbau Quartale dauert und deren Skalierung Jahre kostet. Deshalb wiegen drei weitere Werke schwerer als eine weitere Wafer-Generation. TSMC jagt hier nicht dem schnelleren Transistor nach; das Unternehmen weitet den Flaschenhals.

Was es bedeutet, wenn Sie Rechenleistung kaufen

Wer Rechenleistung kauft, sollte damit rechnen, dass sich die packaging-getriebene Zuteilung später lockert, nicht früher, und entsprechend budgetieren. Der 2026 gegossene Beton wird zu qualifizierter, ertragreicher Kapazität auf einem Horizont ab 2027, nicht im laufenden Planungszyklus. Wer die GPU-Verfügbarkeit in der Annahme modelliert, diese Ankündigung setze schon im nächsten Quartal Angebot frei, liest den Kalender falsch.

Das Signal selbst ist klar. Dass sich TSMC zu drei weiteren Chiayi-Packaging-Linien verpflichtet, zusätzlich zu zwei bereits in Serienfertigung, ist der bislang stärkste Beleg, dass die Grenze, die Beschleuniger-Auslieferungen bremste, strukturell gelöst und nicht bloß geflickt wird. Für europäische Fabless-Entwickler und Käufer von Rechenleistung, die zwei Jahre auf Zuteilungslisten verbracht haben, stimmt die Richtung, auch wenn der Zeitplan Geduld verlangt.

Planen Sie die Beschaffung um den Horizont herum, nicht um die Schlagzeile. Der Engpass wird in Beton geweitet, und Beton hält seinen eigenen Zeitplan.

Weiterlesen: Die Nvidia-Steuer hat jetzt eine zweite Quelle  |  Zweite Quelle für den Chip hinter jedem KI-Rack