O que a especificação do OCP define de facto

A Sandisk e a SK hynix publicaram a primeira especificação técnica de High Bandwidth Flash através do Open Compute Project, a Sandisk com um comunicado a 3 de agosto e a SK hynix com uma apresentação na conferência Future of Memory and Storage em Santa Clara, que decorre de 4 a 6 de agosto. A especificação abrange capacidades até 512 GB com pilhas de 8 ou 16 chips NAND, três graus de desempenho que dão aproximadamente 0,4 a 3,0 terabytes por segundo de largura de banda de leitura, e uma interface UCIe para integração com processadores.

O documento é mais do que uma folha de dados. Define a interface entre o processador e a pilha HBF, as características elétricas, orientações de fiabilidade, requisitos de encapsulamento para o processo de empilhamento e um guia de software para as operações de leitura e escrita. Ou seja, precisa as peças de que um projetista de sistemas necessita para construir uma placa em torno de um componente que ainda não é entregue em série. Kim Chun-sung, vice-presidente executivo da SK hynix, formulou o objetivo como alargar as fronteiras entre memória e armazenamento, e a empresa usou o mesmo evento para apresentar uma NAND de décima geração com 375 camadas e uma melhoria declarada de 2,5 vezes na eficiência energética, com unidades empresariais nela baseadas esperadas para o início de 2027.

A amplitude de 7,5 vezes entre três graus é o sinal

O número mais revelador da especificação é o intervalo. O grau um entrega cerca de 0,4 terabytes por segundo e o grau três cerca de 3,0, uma amplitude de 7,5 vezes dentro de uma só norma. As normas de memória não costumam esticar-se tanto. Uma amplitude tão larga diz que os autores não estão a definir um componente mas uma escala, com um degrau barato de grande capacidade para guardar os pesos dos modelos e um degrau rápido que disputa trabalho hoje feito pela memória de grande largura de banda.

É esse o conteúdo estratégico deste anúncio, e vale dizê-lo sem rodeios: a HBF existe porque a indústria não consegue obter HBM suficiente. A nossa própria leitura do mercado de memória nas últimas semanas foi coerente neste ponto, com a esmagadora maioria da oferta de memória avançada já comprometida muito antes da entrega. A HBM é rápida, pequena e está atribuída. A NAND é mais lenta por bit mas imensamente mais abundante e não está totalmente reservada. Colocar uma pilha de NAND atrás de uma interface de grande largura de banda é uma tentativa de comprar capacidade na única moeda ainda disponível. Os 512 GB contam mais do que os 3,0 terabytes por segundo, porque quando as janelas de contexto e os pesos dos modelos crescem, o que primeiro se esgota nas cargas de inferência é a capacidade.

A Google e a Tenstorrent são as assinaturas que contam

Dois fabricantes de memória chegarem a acordo sobre uma norma prova por si muito pouco, já que ambos vendem precisamente aquilo que se normaliza. O detalhe decisivo é que a Google e a Tenstorrent entraram no consórcio durante o processo de normalização e contribuíram para validar a tecnologia. Uma é uma hiperescaladora que compra aceleradores em volume e projeta os seus, a outra projeta aceleradores. A sua presença transforma a especificação, de uma proposta do lado da oferta, em algo com um compromisso do lado da procura associado.

O calendário reforça isso. O consórcio começou a trabalhar em fevereiro de 2026 e publicou cerca de seis meses depois, o que é rápido para uma interface de memória, e publicou antes de existirem peças em série. Normalizar primeiro e entregar depois é a ordem inversa da habitual, em que um fornecedor dominante entrega uma peça própria e a norma vem depois abençoá-la. Publicar pelo Open Compute Project significa também que a interface fica aberta a fornecedores de NAND concorrentes, e é esse o mecanismo com maior probabilidade de impedir que a HBF repita o aperto de atribuição que a HBM criou. Para os compradores europeus que buscam resiliência de fornecimento ao abrigo do Chips Act, uma interface aberta com várias fontes possíveis é uma posição de partida bastante melhor do que o plano de um fornecedor único.

A pergunta de compras para 2027

Porque a HBF se liga por UCIe, uma interligação de blocos de silício, a decisão de a incluir é tomada quando o acelerador ou o módulo é projetado. Não é uma placa que se acrescenta a um servidor que já se tem, nem uma adaptação posterior. Isso coloca uma pergunta concreta na sua mesa no próximo ciclo de compras e não em 2028: a plataforma a que estamos a ponto de nos vincular para os próximos quatro anos tem um nível HBF, e se não tem, o que acontece ao nosso custo de inferência por unidade quando a capacidade de memória se tornar a restrição que manda.

A reserva honesta é que uma especificação publicada não é silício. Nenhuma peça HBF foi entregue em série, os graus de desempenho são objetivos de projeto e já morreram normas entre a publicação e a produção. Tome isto como razão para fazer aos fornecedores uma pergunta certeira e exigir uma resposta escrita sobre o plano, não como razão para adiar uma compra de que precisa agora. A postura correta é evitar assinar um compromisso longo de plataforma que assuma que a hierarquia de memória de 2026 continuará a ser a de 2028, porque quem fabrica a memória acabou de publicar um documento que diz o contrário.

Leia a seguir: A memória de 2027 já está vendida  |  Setenta por cento da memória já está comprometida