Tres nombres nuevos sobre una sola técnica de unión

En la conferencia Future of Memory and Storage (FMS) 2026, en Santa Clara, el vicepresidente del equipo de diseño DRAM de Samsung, Kyungryun Kim, y el vicepresidente ejecutivo de Producto y Tecnología Flash, Jin-Yub Lee, presentaron tres nuevas arquitecturas de memoria, todas construidas sobre tecnología avanzada de bonding de obleas. zHBM apila memoria de alto ancho de banda directamente encima de un chip acelerador de IA en lugar de colocarla junto al procesador, y las propias proyecciones de Samsung sitúan un sistema de interfaz de próxima generación con zHBM en aproximadamente 8 veces el rendimiento de HBM5, más de 10 veces la densidad de memoria, un triple de eficiencia energética y una reducción de más del 50 por ciento en la resistencia térmica.

zNAND-O es un diseño NAND de alto rendimiento basado en la línea V-NAND de Samsung, disponible en versiones de cuatro y ocho capas y pensado para cargas de trabajo de IA en el borde que necesitan baja latencia y procesamiento en tiempo real. V10 BV-NAND es el producto concreto de los tres: más de 400 capas, fabricado con bonding de obleas en lugar del grabado de pila única convencional, y en torno a un 58 por ciento más denso que la anterior generación V9 de Samsung, con mejor rendimiento de lectura, escritura y entrada/salida.

Un modelo de visión y un chip que se envía no son la misma afirmación

El propio Samsung mostró zHBM y zNAND-O como modelos conceptuales, presentados junto a productos que ya envía: muestras de HBM4E, un adelanto de HBM5, LPDDR5X-PIM y las unidades empresariales PM1763 y BM1773. El análisis independiente del sector de Futurum Group afina la distinción: V10 BV-NAND se lee mejor como la puesta en producción de un concepto de NAND unida que rivales como Kioxia, SanDisk y YMTC también han explorado, con la ventaja competitiva real situada en el rendimiento de la interfaz de unión y la precisión de alineación, no solo en el número de capas.

El analista de Futurum Brendan Burke nombra tres obstáculos de producción sin resolver antes de que algo de esto se envíe a gran escala: el escalado del paso de bonding híbrido por debajo de 10 micras con pleno rendimiento de la pila DRAM, las pruebas de troquel conocido bueno antes de una unión irreversible, y la extracción térmica, mover cerca de 1 kilovatio de calor a través de un troquel de memoria apilado sin degradar la retención de datos. Burke llama al problema térmico el mayor de los tres, y es una limitación de ciencia de materiales que no avanza más rápido solo porque una hoja de ruta lo prometa.

El panorama de suministro que esto no cambia en 2026

Nada de esto altera el mercado de memoria al que los compradores pagan este año. Samsung ya controla en torno al 34,0 por ciento de los ingresos por memoria de centros de datos, por delante del 29,8 por ciento de SK Hynix y el 17,9 por ciento de Micron a cierre del cuarto trimestre de 2025, y solo la HBM absorberá en torno a una cuarta parte de toda la producción de obleas DRAM en 2026.

Los analistas que siguen la categoría sitúan el mercado de memoria fuera del chip para centros de datos en unos 17.100 millones de dólares (unos 15.700 millones de euros) en 2025, creciendo hasta 96.800 millones de dólares (unos 89.000 millones de euros) en 2026 y una estimación de 260.500 millones de dólares (unos 240.000 millones de euros) para 2030. Ese es el telón de fondo en el que se ha movido la expansión de la IA durante 2025 y 2026: un mercado de memoria con el suministro tan ajustado que condiciona qué proveedores de nube y chips pueden siquiera prometer fechas de entrega, y una presentación conceptual en una feria no añade una sola oblea a ese suministro este año.

Qué significa esto para un presupuesto de infraestructura europeo o británico

Para un comprador empresarial de la UE o el Reino Unido que negocie en 2026 capacidad de GPU, una renovación de servidores o un contrato de nube plurianual, por ejemplo para un centro de datos en Madrid o Aragón, la lectura práctica va en contra de lo que sugiere una diapositiva de hoja de ruta. No es una señal de que los costes de memoria vayan a bajar pronto; es un dato del lado de la oferta que muestra que el proveedor con la mayor cuota de ingresos por memoria de centros de datos aún está a años de enviar la tecnología que dice que aliviará el cuello de botella.

Eso convierte la escasez actual en la base de planificación para los próximos uno o dos ciclos presupuestarios. La medida sensata es fijar ya compromisos de suministro y precio, mientras la restricción es conocida y está incorporada al precio, en lugar de retrasar un contrato asumiendo que las ganancias de densidad de la clase zHBM aparecerán dentro de la renovación de servidores de este año o del próximo.

Cómo leer el próximo año de anuncios de memoria

El patrón que conviene seguir de aquí en adelante son las fechas de cualificación y los despliegues con clientes nombrados, no los múltiplos de la ficha técnica. Las muestras de HBM4E que ya se envían y las más de 400 capas declaradas del V10 BV-NAND son afirmaciones con un proceso de fabricación real detrás hoy; las cifras de 8 y 10 veces atribuidas a zHBM describen un objetivo para un sistema que todavía no existe como pieza que se envíe.

Trate cada futuro anuncio de memoria de la misma manera: separe lo que una empresa entrega este trimestre de lo que un modelo de visión promete para una generación que todavía lidia con el escalado del paso, las pruebas de troquel y los límites térmicos que ningún comunicado de prensa puede acortar.

Leer a continuación: SpaceX apuesta 10 gigavatios a los chips Rubin  |  El setenta por ciento de la memoria ya está comprometido