Tre nomi nuovi su un'unica tecnica di bonding

Alla conferenza Future of Memory and Storage (FMS) 2026 a Santa Clara, il vicepresidente del team di progettazione DRAM di Samsung, Kyungryun Kim, e il vicepresidente esecutivo per Prodotto e Tecnologia Flash, Jin-Yub Lee, hanno presentato tre nuove architetture di memoria, tutte costruite su tecnologia avanzata di wafer bonding. zHBM impila la memoria ad alta larghezza di banda direttamente sopra un chip acceleratore IA invece di collocarla accanto al processore, e le proiezioni di Samsung stimano per un sistema di interfaccia di nuova generazione con zHBM circa 8 volte le prestazioni di HBM5, oltre 10 volte la densità di memoria, un guadagno di efficienza energetica triplo e una riduzione della resistenza termica superiore al 50 per cento.

zNAND-O è un design NAND ad alte prestazioni basato sulla linea V-NAND di Samsung, disponibile in versioni a quattro e otto strati e pensato per i carichi di lavoro IA edge che richiedono bassa latenza ed elaborazione in tempo reale. V10 BV-NAND è il prodotto concreto dei tre: oltre 400 strati, realizzato con wafer bonding invece della tradizionale incisione a stack singolo, e circa il 58 per cento più denso della precedente generazione V9 di Samsung, con migliori prestazioni di lettura, scrittura e I/O.

Un modello concettuale e un chip in spedizione sono affermazioni diverse

Samsung stessa ha mostrato zHBM e zNAND-O come modelli concettuali, presentati accanto a prodotti già in spedizione: campioni di HBM4E, un'anteprima di HBM5, LPDDR5X-PIM e le unità enterprise PM1763 e BM1773. Un'analisi di settore indipendente di Futurum Group precisa la distinzione: V10 BV-NAND si legge meglio come la messa in produzione di un concetto di NAND unita che anche rivali come Kioxia, SanDisk e YMTC hanno esplorato, con il vero vantaggio competitivo nella resa dell'interfaccia di bonding e nella precisione di allineamento, non solo nel numero di strati.

L'analista di Futurum Brendan Burke indica tre ostacoli produttivi irrisolti prima che qualcosa di tutto ciò venga spedito su larga scala: lo scaling del passo di hybrid bonding sotto i 10 micron con piena resa dello stack DRAM, i test known-good-die prima di un'unione irreversibile, e l'estrazione termica, far passare circa 1 kilowatt di calore attraverso un die di memoria impilato senza degradare la ritenzione dei dati. Burke definisce il problema termico il più alto dei tre ostacoli, ed è un vincolo di scienza dei materiali che non accelera solo perché una roadmap lo promette.

Il quadro dell'offerta che questo non cambia nel 2026

Nulla di tutto ciò modifica il mercato della memoria a cui gli acquirenti stanno pagando quest'anno. Samsung detiene già circa il 34,0 per cento dei ricavi da memoria per data center, davanti al 29,8 per cento di SK Hynix e al 17,9 per cento di Micron al quarto trimestre 2025, e solo l'HBM dovrebbe assorbire circa un quarto dell'intera produzione di wafer DRAM nel 2026.

Gli analisti che seguono la categoria stimano il mercato della memoria off-chip per data center a circa 17,1 miliardi di dollari (circa 15,7 miliardi di euro) nel 2025, in crescita verso 96,8 miliardi di dollari (circa 89 miliardi di euro) nel 2026 e una stima di 260,5 miliardi di dollari (circa 240 miliardi di euro) entro il 2030. Questo è lo sfondo in cui si muove l'espansione dell'IA tra 2025 e 2026: un mercato della memoria con un'offerta così limitata da condizionare quali fornitori di cloud e chip possano anche solo promettere date di consegna, e una presentazione concettuale a una fiera non aggiunge un solo wafer a quell'offerta quest'anno.

Cosa significa per un budget infrastrutturale europeo o britannico

Per un acquirente aziendale nell'UE o nel Regno Unito che nel 2026 negozia capacità GPU, un rinnovo dei server o un contratto cloud pluriennale, magari per un data center a Milano o a Londra, la lettura pratica va contro ciò che suggerisce una diapositiva di roadmap. Non è un segnale che i costi della memoria stiano per calare; è un dato lato offerta che mostra come il fornitore con la maggiore quota di ricavi da memoria per data center sia ancora a anni di distanza dallo spedire la tecnologia che dice allevierà il collo di bottiglia.

Questo rende la carenza attuale la base di pianificazione per i prossimi uno o due cicli di budget. La mossa sensata è bloccare ora impegni di fornitura e prezzo, finché il vincolo è noto e già scontato nel prezzo, invece di ritardare un contratto assumendo che i guadagni di densità di classe zHBM compariranno entro il rinnovo server di quest'anno o del prossimo.

Come leggere il prossimo anno di annunci sulla memoria

Lo schema da seguire d'ora in avanti sono le date di qualifica e le implementazioni con clienti nominati, non i multipli da scheda tecnica. I campioni di HBM4E già in spedizione e gli oltre 400 strati dichiarati del V10 BV-NAND sono affermazioni con un processo produttivo reale alle spalle oggi; le cifre di 8 e 10 volte attribuite a zHBM descrivono un obiettivo per un sistema che ancora non esiste come componente spedibile.

Trattate ogni futuro annuncio sulla memoria allo stesso modo: separate ciò che un'azienda consegna questo trimestre da ciò che un modello concettuale promette per una generazione ancora alle prese con lo scaling del passo, i test dei die e i limiti termici che nessun comunicato stampa può abbreviare.

Da leggere ora: SpaceX scommette 10 gigawatt sui chip Rubin  |  Il settanta per cento della memoria è già impegnato