Trzy nowe nazwy oparte na jednej technice łączenia

Na konferencji Future of Memory and Storage (FMS) 2026 w Santa Clara wiceprezes zespołu projektowego DRAM Samsunga, Kyungryun Kim, oraz wiceprezes wykonawczy ds. produktów i technologii Flash, Jin-Yub Lee, zaprezentowali trzy nowe architektury pamięci, wszystkie oparte na zaawansowanej technologii łączenia wafli. zHBM układa pamięć o wysokiej przepustowości bezpośrednio nad układem akceleratora AI, zamiast umieszczać ją obok procesora, a własne prognozy Samsunga wskazują, że system interfejsu nowej generacji wykorzystujący zHBM osiągnie około 8-krotną wydajność HBM5, ponad 10-krotną gęstość pamięci, trzykrotny wzrost efektywności energetycznej i redukcję rezystancji cieplnej o ponad 50 procent.

zNAND-O to wysokowydajna konstrukcja NAND oparta na linii V-NAND Samsunga, dostępna w wersjach cztero- i ośmiowarstwowych, przeznaczona do obciążeń AI na brzegu sieci wymagających niskich opóźnień i przetwarzania w czasie rzeczywistym. V10 BV-NAND jest konkretnym produktem spośród tej trójki: ponad 400 warstw, wykonany metodą łączenia waflowego zamiast konwencjonalnego trawienia pojedynczego stosu, o około 58 procent większej gęstości niż poprzednia generacja V9 Samsunga, z lepszą wydajnością odczytu, zapisu i I/O.

Model koncepcyjny i dostarczany układ to nie to samo twierdzenie

Sam Samsung pokazał zHBM i zNAND-O jako modele koncepcyjne, prezentowane obok produktów już dostarczanych: próbek HBM4E, zapowiedzi HBM5, LPDDR5X-PIM oraz dysków korporacyjnych PM1763 i BM1773. Niezależna analiza branżowa Futurum Group precyzuje tę różnicę: V10 BV-NAND najlepiej odczytywać jako urynkowienie koncepcji łączonego NAND-a, którą rozwijają też rywale tacy jak Kioxia, SanDisk i YMTC, przy czym prawdziwa przewaga konkurencyjna leży w wydajności interfejsu łączenia i precyzji wyrównania, a nie tylko w liczbie warstw.

Analityk Futurum Brendan Burke wskazuje trzy nierozwiązane przeszkody produkcyjne, zanim cokolwiek z tego trafi na rynek w skali masowej: skalowanie skoku hybrydowego łączenia poniżej 10 mikrometrów przy pełnej wydajności stosu DRAM, testy known-good-die przed nieodwracalnym połączeniem oraz odprowadzanie ciepła, czyli przeniesienie około 1 kilowata ciepła przez ułożony w stos układ pamięci bez pogorszenia trwałości danych. Burke nazywa problem cieplny najwyższą z trzech przeszkód, a jest to ograniczenie z zakresu inżynierii materiałowej, które nie przyspiesza tylko dlatego, że obiecuje to mapa drogowa.

Obraz podaży, którego to nie zmienia w 2026 roku

Nic z tego nie zmienia rynku pamięci, za który kupujący faktycznie płacą w tym roku. Samsung ma już około 34,0 procent przychodów z pamięci dla centrów danych, przed SK Hynix z 29,8 procent i Micron z 17,9 procent, według stanu na czwarty kwartał 2025 roku, a samo HBM ma pochłonąć w 2026 roku około jednej czwartej całej produkcji wafli DRAM.

Analitycy śledzący tę kategorię szacują rynek pamięci off-chip dla centrów danych na około 17,1 miliarda dolarów (około 15,7 miliarda euro) w 2025 roku, rosnący do 96,8 miliarda dolarów (około 89 miliardów euro) w 2026 roku i szacunkowo 260,5 miliarda dolarów (około 240 miliardów euro) do 2030 roku. To jest tło, na którym rozgrywa się rozbudowa infrastruktury AI w latach 2025 i 2026: rynek pamięci o tak napiętej podaży, że decyduje o tym, którzy dostawcy chmury i układów w ogóle mogą obiecać daty dostawy, a prezentacja koncepcyjna na targach nie dodaje w tym roku ani jednego wafla do tej podaży.

Co to oznacza dla europejskiego lub brytyjskiego budżetu infrastruktury

Dla kupującego z UE lub Wielkiej Brytanii negocjującego w 2026 roku pojemność GPU, odnowienie serwerów lub wieloletnią umowę chmurową, na przykład dla centrum danych w Warszawie, praktyczna interpretacja jest przeciwna do tego, co sugeruje slajd z mapą drogową. To nie jest sygnał, że koszty pamięci wkrótce spadną; to dane po stronie podaży pokazujące, że dostawca z największym udziałem w przychodach z pamięci dla centrów danych wciąż jest o lata od dostarczenia technologii, która ma, jak twierdzi, złagodzić wąskie gardło.

To sprawia, że obecny niedobór staje się podstawą planowania na najbliższe jeden do dwóch cykli budżetowych. Rozsądnym krokiem jest zablokowanie już teraz zobowiązań dotyczących dostaw i cen, dopóki ograniczenie jest znane i wliczone w cenę, zamiast opóźniać umowę w założeniu, że wzrosty gęstości klasy zHBM pojawią się w ramach tegorocznej lub przyszłorocznej odnowy serwerów.

Jak czytać nadchodzący rok zapowiedzi pamięciowych

Wzorcem wartym śledzenia na przyszłość są daty kwalifikacji i wdrożenia u nazwanych klientów, a nie wielokrotności z karty katalogowej. Już dostarczane próbki HBM4E i deklarowane ponad 400 warstw V10 BV-NAND to twierdzenia poparte dziś realnym procesem produkcyjnym; liczby 8- i 10-krotności przypisywane zHBM opisują cel dla systemu, który jeszcze nie istnieje jako dostarczany element.

Traktuj każdą przyszłą zapowiedź pamięciową tak samo: oddziel to, co firma faktycznie dostarcza w tym kwartale, od tego, co obiecuje model koncepcyjny dla generacji wciąż zmagającej się ze skalowaniem skoku, testami układów i ograniczeniami cieplnymi, których żaden komunikat prasowy nie skróci.

Czytaj dalej: SpaceX stawia 10 gigawatów na chipy Rubin  |  Siedemdziesiąt procent pamięci jest już zajęte