Drei neue Namen auf einer Bonding-Technik

Auf der Konferenz Future of Memory and Storage (FMS) 2026 in Santa Clara stellten Samsungs DRAM-Design-Vizepräsident Kyungryun Kim und die Executive Vice President für Flash-Produkte und -Technologie, Jin-Yub Lee, drei neue Speicherarchitekturen vor, die alle auf fortschrittlicher Wafer-Bonding-Technologie beruhen. zHBM stapelt High-Bandwidth-Memory direkt oberhalb eines KI-Beschleuniger-Chips, statt es wie bisher neben den Prozessor zu setzen, und Samsungs eigene Projektionen beziffern ein Interface-System der nächsten Generation mit zHBM auf etwa die 8-fache Leistung von HBM5, mehr als die 10-fache Speicherdichte, eine dreifache Energieeffizienz und eine um mehr als 50 Prozent reduzierte thermische Resistenz.

zNAND-O ist ein Hochleistungs-NAND-Design auf Basis von Samsungs V-NAND-Linie, erhältlich in Vier- und Acht-Lagen-Versionen und für Edge-KI-Workloads mit niedriger Latenz und Echtzeitverarbeitung gedacht. V10 BV-NAND ist das konkrete Produkt der drei: mehr als 400 Lagen, gefertigt mit Wafer-Bonding statt dem üblichen Einzelstapel-Ätzverfahren, und rund 58 Prozent dichter als Samsungs vorige V9-Generation, mit besserer Lese-, Schreib- und I/O-Leistung.

Ein Visionsmodell und ein lieferbarer Chip sind verschiedene Aussagen

Samsung selbst zeigte zHBM und zNAND-O als Konzeptmodelle, präsentiert neben Produkten, die bereits ausgeliefert werden: HBM4E-Samples, eine HBM5-Vorschau, LPDDR5X-PIM und die Enterprise-Laufwerke PM1763 und BM1773. Eine unabhängige Branchenanalyse der Futurum Group schärft den Unterschied: V10 BV-NAND liest sich am ehesten als Produktreife eines gebondeten NAND-Konzepts, das auch Konkurrenten wie Kioxia, SanDisk und YMTC verfolgen, wobei der eigentliche Wettbewerbsvorteil in der Bonding-Grenzflächen-Ausbeute und Ausrichtungspräzision liegt, nicht allein in der Lagenzahl.

Futurum-Analyst Brendan Burke nennt drei ungelöste Produktionshürden, bevor irgendetwas davon in großem Maßstab ausgeliefert wird: Hybrid-Bonding-Rasterskalierung unter 10 Mikrometer bei voller Ausbeute des DRAM-Stapels, Known-Good-Die-Tests vor einer irreversiblen Bondung, und die Wärmeableitung, rund 1 Kilowatt Wärme durch einen gestapelten Speicherchip zu führen, ohne die Datenhaltung zu beeinträchtigen. Burke nennt das Wärmeproblem die höchste der drei Hürden, und es ist eine materialwissenschaftliche Grenze, die sich nicht schneller verschiebt, nur weil eine Roadmap es verspricht.

Das Angebot, das sich 2026 dadurch nicht ändert

Nichts davon verändert den Speichermarkt, in den Käufer dieses Jahr tatsächlich einzahlen. Samsung hält bereits rund 34,0 Prozent des Umsatzes mit Rechenzentrumsspeicher, vor SK Hynix mit 29,8 Prozent und Micron mit 17,9 Prozent, Stand viertes Quartal 2025, und allein HBM soll 2026 rund ein Viertel der gesamten DRAM-Wafer-Produktion aufnehmen.

Analysten, die die Kategorie verfolgen, beziffern den Markt für Off-Chip-Speicher in Rechenzentren auf rund 17,1 Milliarden Dollar (etwa 15,7 Milliarden Euro) im Jahr 2025, wachsend auf 96,8 Milliarden Dollar (etwa 89 Milliarden Euro) im Jahr 2026 und geschätzt 260,5 Milliarden Dollar (etwa 240 Milliarden Euro) bis 2030. Das ist der Hintergrund, vor dem sich der KI-Ausbau 2025 und 2026 bewegt: ein Speichermarkt mit so knappem Angebot, dass er mitbestimmt, welche Cloud- und Chip-Anbieter überhaupt Liefertermine versprechen können, und eine Konzeptvorstellung auf einer Fachmesse fügt diesem Angebot dieses Jahr keinen einzigen Wafer hinzu.

Was das für ein europäisches oder britisches Infrastrukturbudget bedeutet

Für einen Unternehmenskäufer in der EU oder im Vereinigten Königreich, der 2026 GPU-Kapazität, eine Servererneuerung oder einen mehrjährigen Cloud-Vertrag verhandelt, etwa für ein Rechenzentrum in Frankfurt oder London, läuft die praktische Lesart dem entgegen, was eine Roadmap-Folie nahelegt. Das ist kein Zeichen, dass die Speicherkosten bald sinken; es ist ein angebotsseitiger Datenpunkt, der zeigt, dass der Anbieter mit dem größten Anteil am Rechenzentrumsspeicher-Umsatz noch Jahre davon entfernt ist, die Technologie auszuliefern, die den Engpass lösen soll.

Das macht den aktuellen Engpass zur Planungsgrundlage für die nächsten ein bis zwei Budgetzyklen. Der vernünftige Schritt ist, Liefer- und Preiszusagen jetzt festzuschreiben, solange die Einschränkung bekannt und eingepreist ist, statt einen Vertrag in der Annahme zu verzögern, Dichtegewinne der zHBM-Klasse würden noch innerhalb der diesjährigen oder nächstjährigen Servererneuerung auftauchen.

Wie man das nächste Jahr an Speicher-Ankündigungen liest

Das Muster, das es künftig zu verfolgen gilt, sind Qualifizierungstermine und benannte Kundeneinsätze, nicht Vielfache aus dem Datenblatt. Die ausgelieferten HBM4E-Samples und die genannten mehr als 400 Lagen von V10 BV-NAND sind Aussagen mit einem heute existierenden Fertigungsprozess dahinter; die Werte 8-fach und 10-fach, die zHBM zugeschrieben werden, beschreiben ein Ziel für ein System, das als lieferbares Bauteil noch nicht existiert.

Behandeln Sie jede künftige Speicher-Ankündigung gleich: Trennen Sie, was ein Unternehmen dieses Quartal tatsächlich liefert, von dem, was ein Visionsmodell für eine Generation verspricht, die noch mit Rasterskalierung, Die-Tests und thermischen Grenzen ringt, die keine Pressemitteilung abkürzen kann.

Weiterlesen: SpaceX setzt 10 Gigawatt auf Nvidias Rubin-Chips  |  Siebzig Prozent des Speichers sind vergeben