Três nomes novos sobre uma única técnica de bonding

Na conferência Future of Memory and Storage (FMS) 2026, em Santa Clara, o vice-presidente da equipa de design DRAM da Samsung, Kyungryun Kim, e o vice-presidente executivo de Produto e Tecnologia Flash, Jin-Yub Lee, apresentaram três novas arquiteturas de memória, todas construídas sobre tecnologia avançada de bonding de wafers. O zHBM empilha memória de alta largura de banda diretamente por cima de um chip acelerador de IA, em vez de a colocar ao lado do processador, e as próprias projeções da Samsung situam um sistema de interface de próxima geração com zHBM em cerca de 8 vezes o desempenho da HBM5, mais de 10 vezes a densidade de memória, um ganho triplo de eficiência energética e uma redução da resistência térmica superior a 50 por cento.

O zNAND-O é um design NAND de alto desempenho baseado na linha V-NAND da Samsung, disponível em versões de quatro e oito camadas e pensado para cargas de trabalho de IA na periferia que exigem baixa latência e processamento em tempo real. O V10 BV-NAND é o produto concreto dos três: mais de 400 camadas, fabricado com bonding de wafers em vez da gravação convencional de pilha única, e cerca de 58 por cento mais denso do que a geração V9 anterior da Samsung, com melhor desempenho de leitura, escrita e I/O.

Um modelo de visão e um chip entregue não são a mesma afirmação

A própria Samsung mostrou o zHBM e o zNAND-O como modelos concetuais, apresentados a par de produtos que já entrega: amostras de HBM4E, uma antevisão da HBM5, LPDDR5X-PIM e as unidades empresariais PM1763 e BM1773. Uma análise independente do setor, da Futurum Group, precisa a distinção: o V10 BV-NAND lê-se melhor como a maturação em produto de um conceito de NAND unida que rivais como a Kioxia, a SanDisk e a YMTC também têm explorado, estando a verdadeira vantagem competitiva no rendimento da interface de bonding e na precisão de alinhamento, não apenas no número de camadas.

O analista da Futurum Brendan Burke aponta três obstáculos de produção por resolver antes de algo disto ser entregue em grande escala: o escalonamento do passo de bonding híbrido abaixo dos 10 micrómetros com rendimento pleno da pilha DRAM, os testes known-good-die antes de uma união irreversível, e a extração térmica, fazer passar cerca de 1 quilowatt de calor através de um die de memória empilhado sem degradar a retenção de dados. Burke chama ao problema térmico o maior dos três obstáculos, e trata-se de uma limitação de ciência dos materiais que não avança mais depressa só porque um roteiro o promete.

O panorama de oferta que isto não muda em 2026

Nada disto altera o mercado de memória em que os compradores estão de facto a pagar este ano. A Samsung detém já cerca de 34,0 por cento das receitas de memória para centros de dados, à frente dos 29,8 por cento da SK Hynix e dos 17,9 por cento da Micron no quarto trimestre de 2025, e só a HBM deverá absorver cerca de um quarto de toda a produção de wafers DRAM em 2026.

Analistas que acompanham a categoria situam o mercado de memória off-chip para centros de dados em cerca de 17,1 mil milhões de dólares (cerca de 15,7 mil milhões de euros) em 2025, a crescer para 96,8 mil milhões de dólares (cerca de 89 mil milhões de euros) em 2026 e uma estimativa de 260,5 mil milhões de dólares (cerca de 240 mil milhões de euros) até 2030. Este é o pano de fundo em que a expansão da IA se tem movido ao longo de 2025 e 2026: um mercado de memória com uma oferta suficientemente apertada para condicionar que fornecedores de cloud e de chips conseguem sequer prometer datas de entrega, e uma apresentação concetual numa feira não acrescenta um único wafer a essa oferta este ano.

O que isto significa para um orçamento de infraestrutura europeu ou britânico

Para um comprador empresarial na UE ou no Reino Unido a negociar em 2026 capacidade de GPU, uma renovação de servidores ou um contrato cloud plurianual, por exemplo para um centro de dados em Sines, a leitura prática vai contra o que um diapositivo de roteiro sugere. Isto não é um sinal de que os custos de memória vão baixar em breve; é um dado do lado da oferta que mostra que o fornecedor com a maior quota das receitas de memória para centros de dados ainda está a anos de distância de entregar a tecnologia que diz que vai aliviar o estrangulamento.

Isso torna a escassez atual a base de planeamento para os próximos um a dois ciclos orçamentais. O passo sensato é fixar já compromissos de fornecimento e preço, enquanto a limitação é conhecida e está incorporada no preço, em vez de adiar um contrato assumindo que os ganhos de densidade da classe zHBM vão aparecer dentro da renovação de servidores deste ano ou do próximo.

Como ler o próximo ano de anúncios de memória

O padrão que vale a pena seguir daqui para a frente são as datas de qualificação e as implementações com clientes nomeados, não os múltiplos da ficha técnica. As amostras de HBM4E já entregues e as mais de 400 camadas indicadas do V10 BV-NAND são afirmações com um processo de fabrico real por trás hoje; os valores de 8 e 10 vezes atribuídos ao zHBM descrevem um objetivo para um sistema que ainda não existe como componente entregue.

Trate cada futuro anúncio de memória da mesma forma: separe o que uma empresa está a entregar este trimestre do que um modelo de visão promete para uma geração que ainda está a lidar com o escalonamento do passo, os testes de die e os limites térmicos que nenhum comunicado de imprensa consegue encurtar.

Leia a seguir: SpaceX aposta 10 gigawatts nos chips Rubin  |  Setenta por cento da memória já está comprometida